打开原理图以及对应的PCB文件，在原理图窗口中选择Tools/PADSLayout，在弹出的子窗口中，选择ComparePCB即可。建库完成后进行导网表，将器件导入PCB中，若为pads网表（logic）在LAYOUT里新建一个板，画好板框，在LAYOUT和LOGIC里将库文件路径指定好。

在PADS中，当你尝试将网表导入到PCB时，如果遇到找不到已存在的库的问题，请注意以下几个关键点。确保你导入的库中包含的封装，能够在PADS中直接添加元件到LAYOUT界面。否则，你将无法成功将元件放置到PCB布局中。此外，还要确保原理图上的元件名称与PCB元件名称完全一致。

PADS中出现有封装但没有显示出来的情况，通常与原理图封装覆盖、封装线条隐藏或显示设置问题有关，可通过针对性操作解决。原理图封装被覆盖在Layout库中导入PCB封装时，若全选了原理图封装（而Layout中本无对应原理图封装），会导致原理图封装被覆盖。此时元件在原理图中可能显示为空封装或异常状态。

检查PADS Layout文件位置是否正确，确认后选择设计选项栏中的“发送网表”。

1、将Cadence网表导入PADS5，需通过Orcad导出网表、ECO比对及导入ECO（即网表）三步完成。以下是详细步骤：Orcad导出网表 在Orcad软件中，选择“File”菜单下的“Export”选项。在导出选项中，选择“Other”格式，并指定导出文件为“orPADspcb.dll”。

2、首先，从OrCAD中导出网表。在OrCAD中选择“other”，然后点击“orPADspcb.dll”，确认后，会在当前文件夹下生成一个asc文件。点击确认后，会出现一个report.rep文件。将report.rep中的第一句话复制到之前生成的asc文件中。接下来进行ECO比对。

3、先安装PADS，再安装Cadence，就可以共存。倘若先安装了Cadence，那么你需要在环境变量中所有有关Cadence的路径剪切移到最前面，就可以共存了~实质上是：Cadence的环境变量必须在PADS之前。

4、在Cadence软件中生成和导入第三方网表需按以下步骤操作，并注意常见问题处理：生成网表检查封装对应性打开Orcad软件，对比原理图中元件属性中的封装名称（如“SOIC-8”）与实际封装文件（如.psm文件）是否一致。

5、Cadence转PADS后封装不对的问题，可以通过以下步骤进行解决：确保网表格式正确：在将Cadence的原理图导入PADS Layout之前，首先要确保Cadence中导出的网表格式是PADS Layout所支持的.asc格式。这是两个软件之间进行数据交换的基础，格式不正确会导致导入失败或者信息丢失。

1、打开PCB文件并进入对比/ECO功能打开旧PCB文件后，点击工具栏的【工具】，选择【对比/ECO】选项。

2、把PADS画的PCB和ORCAD画的原理图同步，主要有以下两种方法：使用ECO比较并导入新ECO文件：步骤概述：首先，在ORCAD中生成ECO文件，该文件包含了原理图的最新更改信息。然后，在PADS软件中导入这个ECO文件，PADS会根据ECO文件中的指令自动更新PCB布局，以实现与原理图的同步。

3、PADS中的conpare/ECO ，如果你的原理图是ORCAD 或者其他软件格式（也就是不是LOGIC格式） 的，如果板子是改板的话，基本上都需要用到这个功能。这个功能可以比较我们的网络表ASC 和PCB有什么区别。之后的话可以导入比较出来的差异的ECO 。导入进来之后会强制改掉不同的内容。

4、PADS Layout ECO对比时删除元件不删除走线的两种方法 方法一（替换元件时使用）：.先在原理图添加新元件，在原理图上把原来的元件（现在打算删除的）网络在保持不变的基础上也连接到新元件上，在PADS LAYOUT里连接好新器件走线完以后，回到原理图删除原来的器件，再在PAD Layout中进行ECO对比更新即可。