Vivado编译VCS仿真库 步骤说明：在Vivado中编译VCS仿真库是仿真的第一步。

编译生成仿真库 打开Vivado工具：在CentOS 7系统上打开Vivado工具。

使用Verdi打开波形文件：打开Verdi波形查看器。选择“File->；Open”，找到并打开生成的FSDB波形文件。在Verdi中查看Vivado库文件的仿真波形，进行调试和分析。注意事项：不同版本的Vivado、VCS和Verdi间可能存在兼容性问题，建议查阅相关文档和兼容性说明。

在仿真环境中，将VIP的MAXI接口添加到波形窗口中。通过向地址0xc0001000写入0x12345678的数据。发起一次读操作，验证数据是否正确读取。注意事项： 如果你习惯使用vcs和verdi进行Vivado AXI VIP的仿真，可以关注后续的文章，那里会有更深入的vcs+verdi仿真教程。

1、进入wujian100_open/tools/目录，修改setup.csh（或创建bash_setup.sh替代）。

2、在使用verdi进行仿真时，我们可以通过命令"；verdi -f filelist.f -ssf file.fsdb -sswr file.rc"；来保存和加载信号，使用快捷键"；shift+L"；刷新波形，"；Ctrl+w"；选中信号。在使用vcs进行仿真时，我们可以通过命令"；vcs -R -full64 -fsdb -f filelist.f -l vcs.log"；进行配置。

3、Vivado编译VCS仿真库 步骤说明：在Vivado中编译VCS仿真库是仿真的第一步。

4、Makefile操作通过`make sim SIM=vcs`开始VCS仿真，完成后执行`make verdi`打开波形。若选择Xrun，`make sim`即可，无需指定SIM，然后`make indago`调试波形。`make help`可查看命令列表，建议自行查看和调整。

5、使用Verdi打开这个文件，进行详细的波形分析和调试。

6、要使用Verdi打开Vivado的库文件，通常涉及以下几个步骤：编译生成仿真库：在Vivado中，通过“tools->；CompileSimulation Libraries”选项，选择仿真器为vcs，并填写库文件保存目录及vcs可执行文件位置。勾选编译Xilinx IP，完成编译后会生成一个synopsys_sim.setup文件，该文件指定了Xilinx器件库的位置。

转行前的自我评估与方向选择学历与专业背景：数字IC前端设计、模拟IC设计岗位对学历要求极高，通常需985/211硕士及以上学历，且专业需为微电子、集成电路、电子工程等强相关方向。而IC验证和后端设计岗位门槛相对宽松，本科占比约40%，硕士占比60%，适合专业匹配度较低但具备学习能力的人。

工作内容：入职两个月后开始模块验证，包括改环境、改cmodel、写case、与设计师沟通等，与网上流传的IC验证工作状态一致。试用期反馈：试用期接近尾声时，已完全适应工作，此前关于“找不到工作”“过不了试用期”的担忧均未发生。

课程选择：优先选择提供实战项目（如AMBA子系统验证）和就业服务的机构（如IC修真院），避免纯理论教学。社区参与：关注ChipVerify、EDAPlayground等平台，学习开源验证IP和行业案例。结语：转行IC验证需以技术储备为基石，通过实战项目积累经验，结合行业趋势选择方向，并在面试中精准匹配岗位需求。